# BEST AVAILABLE COPY

(54) SEMICONDUCTOR MEMORY DEVICE

(11) 3-187263 (A) (43) 15.8.1991 (19) JP

(21) Appl. No. 64-326257 (22) 16.12.1989

(71) MITSUBISHI ELECTRIC CORP (72) HAJIME ARAI

(51) Int. CP. H01L27/115,G11C16/02,G11C16/04,H01L29/788,H01L29/792

PURPOSE: To prevent writing failure and read failure due to leakage current by providing source lines of memory cells so as to run perpendicularly to bit lines and by selecting transmission source lines as well as bit lines and word lines in accordance with selection bits.

CONSTITUTION: Selection of bit lines 51a-54a, word lines 21-24, and source lines 51b-53b in accordance with selection bits allows selection of memory transistors M11-M41, M12-M42, M13-M43, and M14-M44 equivalent to selection bits. At this time memory transistors of nonselection bits reject potential differences in their sources and drains, so that leakage current can be inhibited from flowing through the source-drains of memory transistors of nonselection bits. This process can prevent writing failure and read failure due to leakage current.

		1		_	1	1
21)		110	[	310	-1:0	افتا
516	1	73.11	د سر	بإنياه	War Kanc	M. H.
	_	115		215	315	415
22		~; <u>}</u>	MZZ	250	~20 ~20 ~20 ~20 ~20 ~20 ~20 ~20 ~20 ~20	Haz 1236
23	Ц	125		25	325	425
		سريا.× سانوا	, M22	1,772 2,072	ייים איי היים איי	143,50
	_i	135	1 2	35	335	-15
<del></del>		المراجة	MIL	25.6	۳۳. ۱۳. ا	Mu et c
35' i	Ļ,	51a 145	L - 52.	,345 <u>L</u>	-53a 345	54,3645

#### ⑩日本国特許庁(JP)

① 特 許 出 願 公 閉

### ⑫公開特許公報(A)

平3-187263

Solnt, Cl. 1

9発明の名称

識別記号

庁内整理番号

個公開 平成3年(1991)8月15日

H 01 L 27/115 G 11 C 16/02 16/04 H 01 L 29/788 29/792

> 8831-5F H 01 L 27/10 7514-5F 29/78

4 3 4 3 7 1

7131-5B G 11 C 17/00 賽査請求 未請求 語

C 17/00 307 D 未請求 請求項の数 1 (全7頁)

\_\_\_

半導体メモリ装置

②特 項 平1-326257

⑩発 明 者 析 井

**0**25

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 大岩 增雄 外2名

明 梅 世

1 売明の名称

半導体メモリ教教

2 特許請求の英国

3 発明の評判な規則

(産業上の利用分野)

この発可は、半部休メモリ装置、特に半部体 ROM (Read Only Memory)に関するものである。

(従来の技術)

節3図は其板上に形成された発来の単端体メモ リ、行えばEPROM (Erasable and Programable RON)のメモリセルアレイの不而凶であり、吊4凶 は那3 図の EPRON のメモリセルアレイを回路図の だで示した図である。 第3図および用4図におい て、(1) は分代徴化烈、(21)、(22)・・・・は半部体 **茂板上に絶段限を介して行をなして形成され、分** 応する行に促設されたメモリセルを構成するメモ リトランジスタ(MII) ~(M4I) 、(MI2) ~(M42) 、 (NIJ) ~ (NIJ) ~ (NIJ) ~ (NIJ) のおコントロー ルゲート(116) ~(416) 、(126) ~(426) 、(136) ~(436) 、(146) ~(446) 、・・・・に 抜続されたワ ードライン、(3)、(3)・・・・はメモリトランジス タのフローテイングゲート、(4a)、(4a)····は4 メモリトランジスタのドレインに接続するための ドレインコンタクト、(4b)、(4b)・・・・は同じ昇上 にあるメモリトランジスタのソース(11S) ~(14S)、 ア(215) ~(245) 、(315) ~(345) 、(415) ~(445) をそれぞれ共通に接続するためのソースコンタクト、(51a) 、(52a)・・・・ は半導体基板上に絶疑限を介して列状に配設されたアルミ配線ピットラインで、各列において上記ドレインコンタクト(4a) を経て各メモリトランジスタのドレイン(110) ~(140) 、(210) ~(240) 、(310) ~(340) 、(410) ~(440) にそれぞれ接続されている。(5b)はメモリセルアレイのワードライン(21)、(22)・・・・と们会する方向に半導体基板上の熔器に絶疑限を介して形成されたアルミ配線ソースラインで、上記ソースコンタクト(4b)を経て上記半導体基板上に列をなして形成された無板層を介して各メモリトランジスタのソース循環に接続されている。

第3 図の EPRON のメモリセルアレイを回路図の 形で示した第4 図において、代えばメモリトラン ジスク (MJ2) に書込みを行なう場合について説明 する。メモリトランシスタ (MJ2) のドレイン(J2D) か接続されたピットライン (SJa) に世圧 V。。(例 えば 1 M ピットの EPRON の場合、 7 ~ 9 V ) を何

ライン(5Ja) をそれぞれ飲れる電視値を比較する。そして、ピットライン(5Ja) を挽れる電視がリファレンスピットラインを抱れる電視よりも小であれば、プログラム状態(データが再込まれた状態)と特定し、ピットラインを投れる電視と同程度であれば、プランク状態と利定する。

#### (発明が解映しようとする課題)

従来のEPRON メモリセルアレイは上記のように 構成されているため、選択ピットのメモリトラン シスタ (MJZ) のソース (JZD) が接続されたピット ライン (5Ja) にドレインが接続された何じ残中の 他のメモリトランジスク (MJJ)、(MJJ)、(MJ4)・・・・ 及び上記選択ピットのメモリトランジスク (MJZ) のコントロールゲート (JZC) か接続されたワード ライン (ZZ)にコントロールゲートが接続された何 し行中の他のメモリトランシスク (MIZ)、(MZZ)、 (M4Z)・・・・・には、出込み時には Vor、Vrrが、 読出し時には Vor、Vrcかそれぞれ印加されることになる。

加し、メモリトランジスタ(#32) のゲート(32G) が接続されたワードライン(22)に所定の船ものパ ルス電圧Vpp(IMピットのEPROM の場合、約 12.5V) を印加して、上記メモリトランジスタ (MJ2) に世込みを行なう。この場合、在列中のメ モリトランジスタのソース(11S) ~(14S) . (21S) ~ (248) . (315) ~ (348) . (418) ~ (448) はソ ースライン(Sb)に共通接続されて接地されている。 また、非選択ビットライン(51a)、(52a)、(54a)・・ ・・はオープンまたは狭地されており、非選択ワー ドライン(21)、(23)、(24)・・・・は 抜 地 さ れ て い る。 メモリトランジスタ(M32) のゲートにパルス幅 tp のパルス電圧が印加されると、語5図に示すよう にその物質性圧といは初期値のとい。から当込み 時の V the に上昇し、減メモリトランジスタ(MJ2) は背込まれた状態になる。

説出しを行なう場合は、ビットライン(5Ja) に約1Vの電圧V。を印加し、ワードライン(22)に約5Vの電圧V。を印加し、リファレンスピット(名にブランク状態にある)ラインと上記ビット

ところで、近年、メモリセルアレイが長々数額化されるにつれて、各メモリトランジスタのゲート長のほらつきに起因する初期関値電圧Vい。、ソース・ドレイン間耐圧BV。の異態または新御が国然になっており、ドレインに印加される電圧により非選択ビットのメモリトランジスタ(#31)、(#31)、(#31)、(#34)・・・にも、そのソースではが流れることがある。

11 6 図は非選択ビットのメモリトランジスタを(10) で報話的に示し、その非常の状態を示す図である。例図で、C。はコントロールゲート(12)とフローティングゲート(13)との間の容量、C。はフローティングゲート(13)とチャンネルとの間の容量を表わす。例図からも明らかなように、非選択ビットのメモリトランジスタではコントローサイン(12)はワードライン(12)により接地されており(V。=O)、ソース領域(7) もソースライン(56)を軽て接地されている。

$$V_{ra} = \frac{C_1}{C_1 \cdot C_2 \cdot C_3} \quad V_2 + \frac{C_3}{C_1 \cdot C_2 \cdot C_3} \quad V_{pp}$$

$$= \frac{C_3}{C_1 \cdot C_2 \cdot C_3} \quad V_p$$

このため、ソース・ドレイン間の耐圧が V 。 以上であってもリーク 電視が流れる可能性がある。 また、上記容尺 C 。 は、メモリアレイセルの横綱化に伴って半導体基板上に形成される絶段膜層の浮みが薄くなって、 相対的に大きくなり、リーク電流も大きくなる傾向がある。

上記のように、非選択ビットのメモリトランジスタに試視が抗れると、再込み時にはドレイン電圧Vinoの低下を招き、自込み時間の低下、再込み環での低下が作じる。質額の供給他力が大きく、電圧低下が生じない場合でも、例えば、1 M ビットレベルの EPRON では、同一ビットラインに 数百 借乃至数千仞のメモリトランジスタが挟続されて

この発明の半導体メモリ教教においては、選択 ビットに対応するビットライン、ワードライン及 びソースラインを選択することにより、上記選択 ビットに相当するメモリトランシスタを選択する。このとき、非選択ビットのメモリトランジス いるため、分メモリトランスタのリーク電流が 放り、イルであっても、、全体で数mAの電流がが 交れることになる。このため、おり、数解になって で発を大きくする。また、説出り中で で説にピットのメモリトランスタにリーク電流が ではなったが流れないように設定する ログラム状态でで流がされないように設定のため にがある。 ではないように設めまたが でで流がされないように設定の にがある。 ではないように設める でで流がされないように でで流がている。 でで流がされないように でで流がている。 でで流がでで、 でで流がでで、 がれるも、 でで流がで、 にたれるしまう可能性 がある。

この発明は上記のような従来の半導体メモリの 欠点を解析することを目的としたもので、非選択 ピットのメモリトランジスタにおける電流リーク を抑え、焼出し、母込みを正確に行なうことので きるEPROM、EEPROM(Efectrically Erasable and Programable Read Only Memory)、またはマスク ROM を含んだ半導体メモリ教教を得ることを目的 とする。

#### (親随を解決するための手段)

タについては、そのソース・ドレイン間に電位差が生じないので、 林井選択ピットのメモリトランジスタのソース・ドレイン間にリーク電流が流れるのを抑えることができ、 それによって育込み不良、共出し不良の発生を防止する。

#### (害 片 代)

以下、この発明の半洋体メモリ装置を第1図および第2図を参照して説明する。第1図は蒸板上に形成されたこの発明の半準体メモリ装置のメモリセルアレイの平面図であり、第2回は第1図のメモリセルアレイを回路図の形で示した図である。第1図および第2図において、(1) は分離酸化額、(21)、(22)・・・・は半器体蒸板上に絶縁競を介して行をなして形成され、対応する行に配設されたメモリセルを构成するメモリトランジスタ(K11) ~(H41)、(K12) ~(H42)、(K13) ~(K43)、(H14) ~(K44) の各コントロールゲート(11G) ~(41G)、(12G) ~(42G)、(13G) ~(43G)、(14G) ~(44G)、・・・・に接続されたワードライン、(3)、

(1) ・・・・・ はメモリトランジスタのフローテイン

グゲート、(4a)、(4a)・・・・はむメモリトランジス タのドレインに接続するためのドレインゴンタク ト、(4b)、(4b)・・・・は同じ行上にあるメモリトラ ンジスタのソース(11S) ~(41S) 、(12S) ~(42S)、 (138) ~(438)、(148) ~(448) を共通に接続す るためのソースコンタクト、(51a) 、(52a)・・・・ は半再体英板上に絶段膜を介して列状に配設され たアルミ化線ビットラインで、4列において上記 ドレインコンタクト(4a)を疑てむメモリトランジ スタのドレイン(11D) ~(14D) 、(21D) ~(24D)、 (310) ~(340)、(410) ~(440) に接続されてい る。(51b)、(52b)・・・・仕半導体拡板上に絶縁膜 を介して形成され、上記ワードライン(21)、(22) ・・・・と美利に配設された2層アルミ配線ソースラ インを構成する罪体層で、上記ピットライン(51a)、 (52a)・・・・ と直交するように、且つ解抗した行に **尾設された各メモリトランジスタの共済ソース領** 成上に尼見されている。これらの現休景(51b)、 (526)・・・・は脐状した一対の行に配設されたメモ リトランジスタのソース領域に直接または下暦化

**段より向記ソースコンタクト(4b)、(4b)・・・・を赶て挟続されている。** 

第2図のメモリセルアレイの回路図において、 例えばメモリトランジスタ(NJ2) に自込みを行な う場合は、秩メモリトランジスタ(M32) が合まれ る列中の名メモリトランジスタのドレイン(310) ~(J4D)・・・・が挟続されたピットライン(SJa) に 例えば7~9Vの電圧V。。を印加し、同じく上記 メモリトランジスタ(MJ2) が合まれる行中の名メ モリトランジスタのコントロールゲート(IZG) ~ (42G) ・・・・が挟続されたワードライン(22)に付え ば約12.5Vのパルス電圧Vャャを印加し、さらに上 記メモリトランジスタ(MJ2) が合まれる行および この行に防挟する行中に含まれるメモリトランジ  $X \neq (M12) \sim (M42)$  ,  $(M13) \sim (M43)$  O = X(125) ~(425)、(135) ~(435) が按続されたソ ースライン(52b) を検迫する。その他のピットラ イン、すなわち非遺択ピットライン(51a)、(52a)、 (54a)····及び非選択ソースライン(51b)、(53b) ・・・・については、すべて電圧V•・を印加するか、

あるいは上記非選択ソースラインをオープン、非 選択ビットラインを挟地またはオープンにする。 また、非選択ワードライン(21)、(21)、(24)・・・・は すべて挟地する。

メモリトランジスタ(N32) の競出し昨も同様

この長出し昨も非選択ビットライン(51a). (52a)、(54a) および非選択ソースライン(51b)、(53b) についてはすべて電圧Voを印加するか、あるいは上記非選択ソースラインをオープン、非選択ビットラインを挟地またはオープンにする。また、非選択ワードライン(21)、(23)・・・・ はすべて

接地する。 従って、この状態では、向途の書込み 時と阿禄の理由により、上記読出しメモリトラン ジスタ(N32) 以外のトランジスタでソース・ドレイン間に電位差が生ずるのは上記読出しメモリト ランジスタ(N32) と同じ列中にあって、ソースが 共通のソースライン(52b) に依続されたメモリト ランジスタ(N33) のみであるから、仮にリーク電 彼が茂れたとしてもその異は様く後かであり、統 出しの親りが生じる可能性は全くない。

この発明を図示の実施側のEPRON について説明したが、この発明を満常のNOR 双マスクRON、NOR 型EEPRONに適用しても、メモリトランジスタの選択時にソースードレイン門にで位為が生する非選択メモリトランジスタの数がが終少するので、選択時のリーク環境を装しく減少させることが出来るという前途と同様の効果が得られる。

#### (発明の効果)


以上のように、この発明によればROM のメモリセルのソースラインをピットラインと直交するように設け、選択ピットに対応してピットライン、


(21)~ (24)・・・・ ワードライン、(51a) ~(54a) ・・・・ピットライン、(51b) ~(53b)・・・・ソースライン、(M11) ~(M41) 、(M12) ~(M42) 、(M13) ~(M43) 、(M14) ~(M44)・・・・メモリトランジスタ、(11G) ~(41G) 、(12G) ~(42G) 、(13G) ~(43G) 、(11S) ~(41S) 、(12S) ~(42S) 、(.3S) ~(43S) 、(14S) ~(44S) ・・・・ソース、(11D) ~(41D) 、(12D) ~(42D) 、(13D) ~(42D) 、(14D) ~(44D) ・・・・ドレイン。

代 及 人 去 身 市 施

#### 4 図面の角単な説明

部1 図は基板上に形成されたこの発明の一実施 例による ROM メモリセルアレイ構成を示する構造 図、第2 図は第1 図の ROM メモリセルアレイ構成 を回路図の形で示した図、第3 図は基板上に形成 された従来の ROM メモリセルアレイ構成を示した では第3 図の ROM メモリセルアレイ構成 では第3 図の ROM メモリセルアレイ構成 ではいまる 図は の ROM メモリセルアレイ 内で 回路図の 形で示した 図、第5 図は一般に EPRO Mにおけるメモリトランジスタの報込み特性を示す すの電極調容量とその作用を設明する図である。







# 2 B

21

| 115 | 215 | 315 | 415

22 | 120 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 220 | 2





## This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

	BLACK BORDERS
	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	FADED TEXT OR DRAWING
A	BLURED OR ILLEGIBLE TEXT OR DRAWING
	SKEWED/SLANTED IMAGES
	COLORED OR BLACK AND WHITE PHOTOGRAPHS
	GRAY SCALE DOCUMENTS
	LINES OR MARKS ON ORIGINAL DOCUMENT
	REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox